Descripción del puesto de trabajo
Actualmente seleccionamos un/a Ingeniero/a RTL para FPGA que se una a nuestro equipo. Si tienes experiencia en diseño digital y te apasiona trabajar con tecnologías avanzadas en un entorno dinámico, ¡esta es tu oportunidad!
Funciones principales:
- Diseño RTL utilizando VHDL/Verilog.
- Verificación RTL previa a la síntesis y post-layout.
- Síntesis y Place & Route.
- Validación del diseño.
- Preparación de la documentación de diseño y validación.
- Participación en revisiones de diseño.
Información de interés
Requisitos mínimos
- Experiencia mínima de 2 años en diseño RTL para FPGAs.
- Conocimientos en diseño de electrónica digital: buses de comunicación, memorias, CPU, IOs.
- Familiaridad con entornos de desarrollo de microprocesadores.
- Conocimiento en herramientas de síntesis.
- Experiencia en entornos de diseño y simulación de FPGAs.
- Conocimiento en Digital Signal Processing (DSP).
- Valoramos experiencia en programación con MATLAB/Simulink y C.
- Se valorará positivamente el conocimiento de la normativa espacial ECSS.
- Experiencia en herramientas de control de versiones.
¿Qué ofrecemos?
- Desarrollo profesional continuo y estabilidad.
- Contrato indefinido.
- Retribución competitiva.
- Clima laboral participativo, inclusivo y dinámico. ¡Nos encanta trabajar en equipo!
- Formar parte del lugar donde los ingenieros aman trabajar.